

AULA:

1. Teoria

Descrivere le fasi progettuali (Il flusso di progetto) di un tipico ambiente di progettazione di sistemi digitali.

AULA:

2. Progetto Sistema Digitale

E' dato lo schema completo di un sistema digitale. Esso rappresenta un circuito per il filtraggio digitale di un segnale proveniente da un sensore. I campioni del sensore, opportunamente digitalizzati, viaggiano sulla linea parallela **ILINE**, sincrona con il clock. La frequenza con cui arrivano i campioni (cioè la frequenza di campionamento), è molto inferiore rispetto alla frequenza di clock del sistema. Quindi i campioni viaggiano molto distanti tra di loro. Ogni campione X è rappresentato da 8 bit, $|X_7|...|X_0|$. La validità di un campione sulla linea è data da un impulso della durata di un periodo di clock sulla linea STROBE. La macchina a stati MSF1 memorizza il campione n -esimo $X^{(n)}$ nel registro Parallel-Input-Parallel-Output (RxPIPO); tale campione sarà successivamente elaborato da un'unità in modo tale da realizzare la seguente funzione:

$$RES = \sum_{i=0}^{15} a_i (X^{(n)} - Y_i)$$

I campioni Y_i sono tutti a 8 bit e sono pre-memorizzati in un banco di 16 registri REGY_i.

I pesi a_i sono anch'essi pre-memorizzati in un banco di 16 registri REGa_i.

Da specifiche di sistema è noto che il ritardo del moltiplicatore è pari a 3 cicli di clock, mentre il ritardo del blocco sommatore è trascurabile. I segnali di clock e di reset asincrono (CLK e RESET) sono comuni a tutti i componenti sequenziali del sistema (non esplicitamente disegnati nello schema per semplicità di descrizione). Il contatore modulo 16 CONT è collegato ad un decodificatore 4→16 le cui uscite sono collegate ai segnali di abilitazione dei registri contenenti i campioni Y e i pesi a_i . I registri REGY_i e REGa_i quando abilitati forniscono in uscita il loro contenuto, mentre quando disabilitati forniscono un'uscita ad alta impedenza.

Il sistema calcola il valore del risultato RES e lo mantiene valido fino all'arrivo di un nuovo campione $X^{(n+1)}$. Il segnale READY, quando attivo alto, segnala che il valore in uscita all'accumulatore è valido e deve essere mantenuto attivo fino a quando è ricevuto un nuovo campione.

Si richiede di:


1. ricavare il diagramma ASM della macchina a stati di controllo MSF
2. disegnare il diagramma temporale che mostra il funzionamento del sistema dall'arrivo di un segnale di RESET al ricevimento di un campione e al calcolo di due coefficienti della sommatoria.
3. scrivere il codice VHDL del blocco che realizza la funzione $a_i (X^{(n)} - Y_i)$ (nello schema il blocco tratteggiato). Supporre di disporre di una libreria WORK in cui sono predefiniti: un componente Full Adder e un moltiplicatore MULT() che riceve 2 ingressi a 8 bit e restituisce il prodotto a 16 bit. E' richiesto di realizzare la funzione $-Y$ implementando un blocco che realizza il complemento a 2 dell'ingresso Y . Si richiede esplicitamente l'uso dello statement GENERATE.
4. scrivere il codice VHDL di un file TEST-BENCH per la simulazione del dispositivo nell'ipotesi di disporre di un segnale di clock della frequenza di 100MHz, e di simulare l'arrivo di 2 campioni (con frequenza di campionamento pari a 1MHz). Supporre che i 2 campioni abbiano i seguenti valori espressi in Base 10: 0.75, 5.

AULA:

NOTE:

- Trascurare eventuali situazioni di overflow sul registro PIPO contenente *RES*
- **EnRxPIPO** è il segnale di abilitazione del registro RxPIPO
- **ENPIPO** è il segnale di abilitazione dei registri PIPO contenenti i vettori *Y* e *a*
- **ENACC** è il segnale di abilitazione del registro PIPO contenente il risultato *RES*
- **ENCONT** è il segnale di abilitazione del contatore; quando attivo alto il contatore si incrementa di 1 ad ogni fronte del clock
- **RESACC** è un segnale utilizzato per resettare il registro che contiene *RES*, è collegato al segnale di reset asincrono del registro accumulatore
- **TC** è il segnale di fine conteggio di un contatore **CONT** modulo modulo 16 (ovvero TC=1 quando l'uscita vale 15, 0 altrimenti)
- Il complemento a 2 di un numero binario può essere ottenuto complementando ogni singolo bit (complemento a 1) e aggiungendo 1 al risultato. (Es $C_2(1010)=0101+1=0110$)
- **Supporre che i campioni, e i dati all'interno dell'architettura, siano rappresentati utilizzando la rappresentazione in virgola fissa, con 3 bit per la parte intera e 5 bit per la parte frazionaria. Non considerare eventuali problemi di overflow del risultato.**
- **Il segnale di CLK è comune a tutti i componenti**
- **Il segnale di RESET è comune a tutti i componenti, tranne per il contatore CONT8**
- **NON è permesso aggiungere/togliere componenti/segnali.**

AULA:



AULA:

